TSMC ‘1.4나노’ 반도체 공장 착공, 파운드리 독주 체제 굳힌다

TSMC, 차세대 반도체 제조과정 본격 투자
2028년 대만 타이중 양산 시작 목표
인텔도 1.4나노 도전 강화 의지

TSMC가 내년 하반기 1.6㎚(나노미터·10억분의 1m) 공정 양산을 공식화한 가운데, 1.4나노 공정을 위한 시설 투자도 본격화했다. 오는 2028년 1.4나노 공정을 양산하는 것을 목표로 하반기 생산 라인 착공에 나선다는 방침이다. 3나노 이하 첨단 공정에서 삼성전자 등 경쟁사와 격차를 크게 벌린 TSMC가 1나노대 공정 경쟁에서도 우위를 점하기 위해 발 빠르게 설비 투자에 나선 것으로 분석된다.

2028년 양산 목표로 하반기 시설 투자 개시

25일 대만 매체 타이페이타임스에 따르면 대만 중부 과학단지 사무국의 허무신(許茂新) 국장은 전날 "TSMC가 4분기에 최대 5,000억 대만달러(약 23조원) 규모의 예상 생산액을 갖춘 새로운 1.4나노 공장 건설의 공사를 시작할 예정"이라고 밝혔다. 허 국장은 "모든 것이 예정대로 진행되고 있으며, TSMC는 자세한 건설 일정을 세우고 공장 건설 계약자를 주선하고 있다"고 설명했다.

사무국에 따르면 현지 대형 건설사들은 이미 TSMC와 프로젝트 입찰 단계에 접어든 것으로 전해졌다. 해당 부지에는 모두 4곳의 반도체 공장이 들어선다. 공장 건설에는 약 2년이 걸릴 것으로 예상되며 2027년 말 시범 생산, 2028년 하반기부터 1.4나노 반도체 양산이 본격화될 것으로 전망된다.

허 국장은 이번 새 공장이 기존 추정치인 4,857억 대만달러(약 22조3,500억원)보다 많은 5,000억 대만달러(약 23조원)의 생산액을 만들어낼 것으로 내다봤다. TSMC가 당초 세운 대로 2나노보다 더 발전된 1.4나노 제조과정을 활용하기 때문이라는 설명이다. 앞서 TSMC는 지난 5월 타이중에 '공장 25'라는 새로운 공장 건설 계획을 발표하면서 2028년 1.4나노를 활용한 칩 생산을 목표로 한다고 밝힌 바 있다.

전문가들은 TSMC가 1나노대 공정에서도 파운드리(반도체 위탁생산) 시장 선두 자리를 굳히기 위해 선제적으로 시설 투자에 돌입하는 것으로 보고 있다. TSMC는 3나노와 2나노에서도 안정적인 기술력을 보이면서 경쟁사와 격차를 벌려왔다. TSMC는 엔비디아, AMD 등 인공지능(AI) 반도체 시장 선두 기업과 애플, 퀄컴 등 스마트폰의 두뇌를 담당하는 애플리케이션 프로세서(AP) 설계 기업을 주요 고객사로 두고 있다. 시장조사업체 트렌드포스에 따르면, 올 1분기 TSMC의 세계 파운드리 시장 점유율은 67.6%이며, 2위인 삼성전자는 7.7%를 기록했다. 두 회사의 격차는 작년 4분기 59%포인트(P)에서 올해 1분기 59.9%P로 확대됐다.

TSMC는 삼성전자와 비교해 1~2년가량 빨리 1.4나노를 양산하게 될 것으로 보인다. 삼성전자는 당초 2027년 1.4나노 공정 양산을 추진했지만, 2년 뒤인 2029년으로 일정을 미룬 상태다. 3나노와 2나노 공정 수율 안정화에 난항을 겪으며 기존 고객사들이 대거 이탈하고, 수주 부진에 시달리면서 현재 양산 중인 2나노 공정 기술력 제고에 집중하기 위해 전략을 바꿨기 때문이다.

기존 EUV 장비로 1.4나노 성능·수율 확보

TSMC가 1.4나노 제조과정(A14) 로드맵을 처음 공개한 건 '2025 북미 기술 심포지엄'이 열렸던 지난 4월로, 당시 케빈 장 TSMC 수석부사장은 "1.4나노는 완전한 제조과정 전환 바탕의 다음 세대 앞선 실리콘 기술"이라며 "2나노 제조과정보다 속도는 최대 15% 빠르고, 전력 소비는 30% 줄어들며 트랜지스터 집적도는 1.23배 향상된다"고 말했다.

업계가 가장 주목한 부분은 1.6나노와 1.4나노 모두 기존 EUV 장비만으로 충분한 성능과 수율을 확보할 수 있다고 자신한 부분이다. 장 부사장은 "기술팀이 1.4나노 공정에서도 하이-NA 없이 칩을 생산할 수 있는 방법을 찾았다. 이는 매우 혁신적인 일"이라며 "기술팀이 계속해서 해법을 찾는 한, 굳이 하이-NA EUV를 쓸 필요가 없다"고 말했다.

하이-NA EUV는 네덜란드 장비회사 ASML에서 제조하는 노광장비로, 기존 장비보다 NA(수치 개구수)를 기존 0.33에서 0.55로 높여 미세 회로를 더욱 정밀하게 그릴 수 있다. 그동안 업계에서는 파운드리 공정의 미세화가 진행될수록, 하이-NA EUV로 장비 교체가 활발할 것이란 기대가 높았으나 본격적인 도입은 연기되고 있는 상황이다. 하이-NA 장비 투자에 대한 업계의 우선순위가 밀린 것은 경제성이 떨어진다는 판단 때문으로 보인다. 하이-NA 장비를 사용하면 반도체 제조 공정의 여러 단계를 줄일 수 있어 효율성이 높아지지만 한 대당 가격은 4억 달러(약 5,500억원) 수준으로, 기존 장비 대비 2배가량 비싸다.

장 부사장은 "TSMC는 하이-NA가 의미 있고 측정 가능한 이점을 줄 때 도입할 것"이라며 "언젠가는 사용하겠지만, 최대의 이익과 투자수익을 낼 수 있는 시점에 도입할 것"이라고 강조했다. 특히 TSMC는 업계에서 구형 EUV를 가장 많이 보유하고 있는데, 멀티 패터닝(여러 번 덧그리기는 방식) 등 대안 기술을 활용하며 하이-NA EUV 도입 시점을 유연하게 조정하는 전략에 나선 것으로 보인다.

인텔도 1.4나노 승부수

미국 반도체 기업 인텔도 1.4나노 공정을 핵심 무기로 내세우며 반도체 제조 주도권 회복에 나선다. 지난 5일(이하 현지시각) 뉴욕에서 열린 시티그룹 주최 글로벌 TMT 콘퍼런스에서 데이브 진스너 인텔 최고재무책임자(CFO)는 “내년에는 1.4나노 공정의 진척 상황을 충분히 확인할 수 있을 것”이라고 밝혔다.

이후 8일 미국 샌프란시스코에서 진행된 금융계 행사 '골드만삭스 커뮤나토피아·테크놀로지 컨퍼런스'에서도 존 피처 인텔 기업 관계 담당 부사장은 "인텔 14A 공정의 개발을 위해 잠재적인 외부 고객사와 협업 중"이라고 전했다. 특히 인텔은 그동안 내부 제품 중심으로 설계해온 18A 공정과 달리, 차세대 14A 공정은 초기 단계부터 외부 고객사의 요구사항을 적극 반영하겠다는 전략 변화를 시사했다.

피처 부사장은 인텔 14A 공정의 진척 사항도 일부 소개했다. 그는 인텔 14A 공정이 설계 초기 단계부터 외부 고객사를 염두에 뒀다고 밝혔다. 피처 부사장은 "반도체 공정 개발은 정의·개발·대량생산 등 3단계로 진행된다. 인텔 18A와 관련해 내린 모든 결정은 내부 고객사(인텔 프로덕트)에 최적화됐다"고 설명했다. 이어 "이런 상황이 어떤 고객사에는 큰 차이가 없지만 다른 고객사에는 큰 차이가 있다. 반면 인텔 14A 공정은 현재 정의 단계에 있으며 공정의 특성을 결정하기 위해 외부 고객사와 활발히 협업하고 있다"고 설명했다. 그러면서 그는 "외부 고객사에서 예전보다 더 일찍, 더 많이, 더 나은 피드백을 받고 있고 고객사가 필요한 제품 생산에 필요한 인텔 14A 공정 관련 어려운 결정을 내년 하반기 중 마무리할 예정"이라고 밝혔다.

1.4나노의 성공 여부는 인텔 재도약의 핵심 요소로 여겨진다. 앞서 인텔은 지난해 7월 대규모 구조조정 계획을 내놓으며 1.4나노 공정 확대가 확정된 고객 주문에 기반할 것이라고 밝힌 바 있다. 당시 팻 겔싱어 최고경영자(CEO)의 발표에 대해 일각에서는 “만약 1.4나노 프로젝트가 미뤄진다면 인텔이 기술 선두 도전을 접는 것으로 해석될 수 있다”는 우려를 제기했다.