"AI 수요 딛고 질주" 글로벌 파운드리·패키징 장악한 TSMC, 日 소부장과 생태계 확장에도 속도

치열해지는 AI 반도체 경쟁, TSMC 수혜 뚜렷
TSMC의 탄탄한 패키징 역량, 투자 규모 나날이 커져
기술력 갖춘 日 소부장 업체와 협력 구도 강화

대만 TSMC가 인공지능(AI) 반도체 경쟁의 최대 수혜 기업이 될 것이라는 전망이 제기됐다. 엔비디아·AMD 등 주요 팹리스 업체의 수주 수요가 TSMC의 입지를 뒷받침해 주고 있다는 분석이다. 여기에 강력한 후공정 역량도 경쟁력을 끌어올리는 요인으로 꼽힌다. TSMC는 자체 첨단 패키징 기술력을 갖추고 관련 시장에서 우위를 점한 상태이며, 시설 투자 및 일본 소재·부품·장비(소부장) 기업들과의 협력 강화에도 박차를 가하는 중이다.

AI 열풍 올라탄 TSMC

지난달 31일(현지시각) 미 투자 전문 매체 모틀리풀은 "AI 가속기 경쟁의 승자가 누가 되더라도, TSMC는 구조적인 수혜를 받을 가능성이 크다"고 분석했다. 현재 AI 가속기 시장을 선도하는 업체인 엔비디아와 AMD는 칩을 설계한 뒤 생산을 파운드리에 맡기는 팹리스 업체다. TSMC는 최첨단 공정 기술을 보유한 세계 최대 파운드리 업체로, 두 회사의 핵심 생산 파트너 역할을 수행하고 있다. 모틀리풀 자체 조사에 따르면 TSMC는 지난해 말 기준 전 세계 파운드리 매출의 약 72%를 차지하고 있으며, 엔비디아와 AMD가 요구하는 대규모 첨단 반도체 물량을 감당 가능한 극소수 업체 중 하나다. 엔비디아와 AMD 모두 TSMC에 대한 의존도를 단기간에 크게 낮추기는 어려운 셈이다.

TSMC 역시 AI발(發) 수요에 대한 낙관론을 펼치고 있다. 웨이저자 TSMC 회장은 지난 2분기 실적 콘퍼런스콜에서 “지금부터 아마 2029년이나 2030년까지 수요가 매우 강할 것으로 믿는다”며 “그 사이에 일시적인 둔화가 있을지는 확신할 수 없지만, 추세 자체는 매우 강하다”고 말했다. 그는 “우리는 ‘AI 산업’이라고 부를 수 있는 새로운 산업의 등장을 목격하고 있다”며 AI가 자동차와 휴머노이드 로봇을 비롯해 사실상 모든 산업에 영향을 미칠 것이라고 강조했다. 이어 클라우드서비스사업자(CSP) 등을 중심으로 AI 분야에 대규모 자금이 투입되고 있다는 점을 짚으며 “이것만으로도 세계적으로 매우 중요한 새로운 산업”이라고 역설했다. 웨이 회장은 이러한 수요 기반에는 반도체 칩이 있으며, 그중 대부분이 TSMC에서 만들어진다는 자신감을 내비쳤다.

패키징 경쟁력 부각

TSMC의 탄탄한 후공정 역량은 이 같은 긍정적 전망에 힘을 실어준다. 최근 시장에서는 첨단 패키징을 반도체 산업의 새로운 성장 동력으로 주목하고 있다. 회로 선폭을 줄여 성능을 높이던 기존 미세공정 경쟁이 기술적·경제적 한계에 직면하자, 과거 '칩 보호용 포장' 성격을 띠던 패키징 공정이 미세화의 핵심 열쇠로 변신한 것이다. 전 세계를 휩쓴 AI 열풍 역시 첨단 패키징의 중요성을 한층 부각하는 요소다. 대규모 AI 모델을 구동하기 위해서는 연산 칩 자체의 성능이 갖춰져야 하는 것은 물론, 그래픽처리장치(GPU)와 고대역폭메모리(HBM)가 데이터를 빠르게 주고받을 수 있어야 한다. 최첨단 공정으로 만든 GPU라도 HBM과의 연결 대역폭이 부족하거나 패키징 수율이 낮으면 실제 공급량과 제품 경쟁력이 제한될 수밖에 없기 때문이다. 이런 구조의 기반이 되는 것이 GPU와 HBM을 실리콘 인터포저 위에 함께 배치하는 2.5D 패키징, 메모리 칩을 수직으로 쌓는 3D 적층, 서로 다른 기능의 칩을 결합하는 칩렛·이종집적 기술 등이다.

이 분야에서 TSMC가 앞세우는 대표 기술이 칩 온 웨이퍼 온 서브스트레이트(CoWoS)다. CoWoS는 GPU·AI 가속기와 여러 개의 HBM을 하나의 대형 패키지 안에 배치하고 고속으로 연결하는 첨단 패키징 기술로, 엔비디아를 비롯한 주요 AI 반도체 업체들이 폭넓게 활용하고 있다. 특히 최신 CoWoS-L은 대형 실리콘 인터포저 대신 필요한 부분에 로컬 실리콘 인터커넥트(LSI)를 배치하는 구조를 활용해 패키지 면적이 한층 커졌다. 생산 안정성도 높은 수준까지 올라왔다. TSMC는 올해 5.5레티클 크기의 초대형 CoWoS 패키징에서 98%가 넘는 수율을 확보했다고 밝혔다. 레티클은 노광장비가 한 번에 회로를 새길 수 있는 기본 면적이다.

설비투자 확대 흐름

3차원 적층 기술인 SoIC(System on Integrated Chips) 역시 TSMC의 강점으로 꼽힌다. SoIC는 서로 다른 기능을 가진 칩을 수직으로 쌓아 연결하는 기술로, 각각 최적의 공정에서 생산된 로직 칩과 캐시, 입출력 칩 등을 하나의 반도체처럼 결합하는 역할을 수행한다. 여기에 TSMC는 패키징 시스템 전체의 신뢰성 검증 역량도 강화하고 있다. 단순 패키지 단위의 테스트를 실시하는 것을 넘어 PCB·서버·랙 수준까지 검증 범위를 넓히고, 3D 적층 제품의 개발·검증 주기를 약 1년까지 단축해 AI 가속기의 세대체 속도에 적극 대응하는 방식이다.

관련 투자 규모도 확대돼 가고 있다. 현재 TSMC는 타오위안 룽탄, 신주과학단지, 먀오리 주난, 중부과학단지, 남부과학단지 등 대만 내 여러 지역에서 첨단 패키징 생산 기반을 마련했으며, 서남부 자이과학단지를 차세대 후공정 거점으로 키우는 중이다. 대만 타이베이타임스에 따르면 자이과학단지에는 TSMC의 CoWoS 첨단 패키징 공장 2곳이 설립될 예정이며, 첫 번째 공장은 올해 중 완공을 목표로 한다. 이에 더해 TSMC는 미국 애리조나주에서도 첨단 패키징 공장 2곳을 건설하는 방안을 추진 중이며, 현재 첫 번째 공장 건설을 위한 허가 절차를 진행하고 있다. 지난달에는 미국 반도체 패키징·테스트(OSAT) 업체 앰코테크놀로지와 첨단 패키징 협력 강화를 골자로 하는 10년 장기 계약을 체결하기도 했다. TSMC는 앰코와의 계약을 통해 애리조나주 내 패키징 시설을 확대하고, 반도체 공급망 생태계 투자를 가속하겠다는 방침이다.

日 소부장, 대만행 가속화

글로벌 패키징 생태계도 TSMC의 본고장인 대만을 중심으로 재편되는 추세다. 특히 일본의 첨단 패키징 소부장 업체들이 대만 내 생산·고객 대응 체계를 강화하며 TSMC와 공급망을 밀착시켜 나가는 모습이다. 대표적인 사례가 일본 반도체 패키징용 전자재료 업체 나믹스다. 나믹스는 반도체 칩과 기판 사이의 미세한 틈을 채워 접합부를 보호하는 언더필을 주력 생산하는 업체로, 대만 먀오리현 퉁뤄과학단지에 현지 생산 공장을 두고 있다. 이 공장에서는 반도체 패키징에 사용되는 칩 언더필과 디스플레이 구동칩용 언더필 등이 제조된다. 여기에 나믹스는 지난해 10월 TSMC 본사가 위치한 신주에 별도 사무소까지 신설해 영업·기술 대응 기능을 보강했다.

일본 종합 소재·이미징 기업 후지필름의 경우, 오는 12월 가동을 목표로 신주에 대만 반도체 소재 사업 가운데 최대 규모의 신규 생산 거점을 마련하고 있다. 이 시설은 첨단 반도체용 CMP 슬러리, CMP 공정 이후 사용하는 세정액 등을 제조하는 것은 물론, 연구개발(R&D), 품질 평가, 창고·물류 기능까지 수행하게 된다. 이러한 설계는 신주 신공장을 중심으로 '현지 생산·현지 소비·현지 지원' 체계를 구축하고자 하는 후지필름의 구상에서 기인했다.

표1. 日 소부장·TSMC의 협력 현황

TSMC도 적극 협력 나서

TSMC 역시 일본 업체와의 협력에 적극적이다. TSMC는 일본 이바라키현 쓰쿠바에 3D 적층 R&D 센터를 두고, 일본 소부장 기업들과 차세대 첨단 패키징 기술을 공동 개발하고 있다. 현재 해당 센터에 협력하는 일본 기업만 약 120곳에 달하며, 연구 범위도 언더필·몰딩재·열전도 소재(TIM)부터 패키지 기판, 공정·검사 장비까지 후공정 전반을 아우른다. TSMC가 일본 공급 업체의 대만 현지화를 직접 돕는 사례도 등장했다. TSMC는 올해 첨단 패키징용 전기도금 첨가제를 공급하는 한 익명 일본 업체의 대만 공장 설립 과정에서 생산라인 구축과 장비 최적화, 품질 검사, 샘플 검증 등을 지원했다고 밝혔다. 이에 따라 일본에서 수입하던 첨가제를 대만에서 직접 생산하게 됐고, 제품 생산·공급에 필요한 기간이 기존 60일에서 20일로 단축됐다는 설명이다.

이처럼 TSMC가 일본과의 연결고리를 확대해 나가는 배경에는 탄탄한 기술력이 있다. 일본 소부장 업체들은 비단 반도체 분야를 넘어 각계에서 뛰어난 R&D 성과를 드러내고 있다. 대표적인 예가 일본 종합화학업체 아사히카세이다. 아사히카세이는 최근 실리콘 음극재 기반 고전압 배터리의 초기 용량 손실을 막는 전해액 첨가제 도핑 기술을 개발했다. 실리콘 음극재는 초기 충전 시 표면에 고체 전해질계면(SEI) 피막을 형성하면서 리튬이온을 대량으로 소모하는데, 이 과정에서 배터리 총에너지 밀도가 떨어지고 수명이 줄어드는 문제가 생긴다. 이에 연구진은 배터리 원료로 널리 쓰이는 저가형 탄산리튬에 특수 첨가제를 배합하고, 이를 양극에 소량 투입해 첫 충전 시의 희생 공급원으로 활용하는 구조를 고안했다. 자체 테스트 결과, 해당 기술이 적용된 셀은 와트시(Wh)당 낮은 비용을 유지하면서 배터리 충방전 수명이 늘어나는 모습을 보였다. 아사히카세이는 향후 글로벌 고객사와 실증 평가를 진행한 뒤, 해당 기술을 라이선스하는 방식으로 상용화를 추진할 계획이다.