“엔비디아도 발 묶였다” AI 반도체의 새 병목 ‘패키징’, 글로벌 설비투자 경쟁 격화

AI 가속기 수요 폭증, TSMC CoWoS 생산능력 한계
엔비디아, 차세대 GPU 물량 일부 인텔 EMIB 배정 가능성 
SK하이닉스·삼성전자, 웨이퍼와 후공정 생산능력 병행 확충

인공지능(AI) 반도체 경쟁의 병목이 미세공정에서 첨단 패키징으로 확장되는 모습이다. TSMC의 패키징 생산능력 부족으로 엔비디아가 공급망 다변화를 검토하는 가운데, 국내 메모리 업체들은 고대역폭메모리(HBM) 수요 확대에 맞춰 웨이퍼 생산과 적층·패키징·검사 역량을 함께 확충하고 있다. 경쟁의 무대가 기판과 본딩, 봉지재, 열관리 소재, 검사장비로 넓어지면서 글로벌 첨단 패키징 투자전도 격화하는 분위기다.

CoWoS 캐파 부족에 커지는 엔비디아 공급망 압박

14일(현지시간) 반도체 분석 업체 세미애널리시스(SemiAnalysis)에 따르면 현재 엔비디아는 코드명 '파인만Feynman)'으로 추정되는 차세대 그래픽처리장치(GPU) 물량 일부를 인텔 'EMIB' 공정에 배정하는 방안을 검토 중이다. TSMC가 대만 신주와 타이난을 포함한 5개 지역에서 패키징 공장을 가동하며 시설 증설을 추진 중이지만, 밀려드는 고성능 컴퓨팅 수요를 감당하지 못하고 있기 때문이다.

병목의 중심에는 TSMC의 2.5차원 패키징 기술인 CoWoS(Chip-on-Wafer-on-Substrate)가 자리하고 있다. CoWoS는 GPU나 주문형반도체(ASIC)와 여러 개의 HBM을 미세배선이 형성된 인터포저 위에 배치한 뒤 패키지 기판과 결합한다. 칩 간 거리를 줄여 데이터 전송 대역폭과 전력 효율을 높일 수 있으나, 패키지 면적이 커질수록 휨과 기계적 응력, 발열, 미세접합 불량을 제어하기 어려워진다. 문제는 이 패키징 공정의 생산능력이 수요 증가 속도를 따라가지 못하고 있다는 점이다. CoWoS 캐파는 지난해 기준 월 웨이퍼 5만~6만장 수준으로 추정된다. 그러나 이미 주요 고객사들이 상당 물량을 선점하면서 실질적인 가용 캐파는 여전히 부족한 상태다.

앞서 엔비디아는 2024년 블랙웰 초기 양산 과정에서도 두 개의 연산 다이를 연결하는 인터포저 관련 제조 난항을 겪었다. 당시 파이낸셜타임스(FT)는 대량생산 단계의 패키징 문제가 출하 일정에 부담을 줬다고 진단했다. 첨단 공정에서 정상적으로 생산된 로직 다이도 인터포저와 HBM, 기판을 결합하는 단계의 수율이 확보돼야 완제품 매출로 전환될 수 있음을 드러낸 사례다.

최근 불거진 엔비디아의 차세대 랙 아키텍처 ‘카이버(Kyber) NVL144’ 지연설 역시 패키징 병목의 심각성을 보여준다. 세미애널리시스에 따르면 카이버 NVL144 출시는 12개월 이상 지연돼 2028년으로 밀릴 가능성이 큰 것으로 분석된다. 지연 원인으로는 서버 랙 내부 모듈을 연결하는 PCB 미드플레인 제조 난항이 지목됐다. 해당 부품은 CoWoS와 구분되는 랙 내부 연결기판으로, 문제의 본질은 엔비디아 초고밀도 AI 서버를 실제 제조 가능한 형태로 구현하는 데 있다. 고성능 GPU를 생산하는 것과 144개 GPU를 초고속 통신망으로 연결해 하나의 랙 시스템으로 안정화하는 것은 다른 차원의 문제다. 이 과정에서는 첨단 패키징, HBM 메모리 통합, 고다층 PCB, 광통신, 전력 공급, 액체 냉각, 조립 수율이 동시에 맞아 떨어져야 한다.

TSMC 내부 패키징 생산능력이 한계에 달하면서 일부 공정을 외부 외주반도체패키지테스트(OSAT)로 분산하는 구조 변화도 나타나고 있다. 대만 ASE와 SPIL 등은 TSMC에서 넘쳐나는 초과 물량 주문을 받아 소화하기 시작했다. 다만 대만 OSAT 업체는 초고난도 적층 공정에서 기술적 한계가 있어 완벽한 대체는 어려운 상태다. 인텔의 EMIB 역시 CoWoS의 대체제가 아닌 일부 제품군에서의 보안재 성격을 띈다. CoWoS는 넓은 실리콘 인터포저 위에 칩과 HBM 스택을 올리는 방식이어서 12단 이상 대용량 스택 연결에 최적화해 있는 반면, EMIB는 칩 사이에 미세한 실리콘 브리지를 삽입하는 방식으로, 대면적 인터포저 없이 모듈화와 이종칩 연결에 강점을 보이기 때문이다.

韓 반도체도 HBM 후공정 병목 해소 총력

이러한 생산구조의 압박은 국내 HBM 공급망에서도 동일하게 작동한다. 과거 범용 D램 시장에서는 웨이퍼 생산능력을 얼마나 확보하느냐가 공급량을 결정했다. 그러나 HBM은 여러 개의 D램을 수직으로 적층한 뒤 실리콘관통전극(TSV) 공정과 첨단 패키징, 최종 검사까지 거쳐야 해 전공정부터 후공정까지 모든 단계가 생산 병목이 될 수 있다. 여기에 HBM과 차세대 D램으로 갈수록 극자외선(EUV) 노광장비 공정 비중도 빠르게 높아지면서 첨단 장비 확보 여부 역시 생산능력을 좌우하는 핵심 변수로 떠올랐다.

실제로 판매 가능한 HBM 수량은 적층 대상 양품 다이 확보, TSV 연결, 웨이퍼 박막화, 본딩·몰딩, 번인과 최종검사 가운데 최저 처리량 공정에 의해 제한된다. D램 웨이퍼 투입량이 증가한 시점에 패키징 라인의 증설이 지체되면 재공품이 후공정 앞에 누적되고, 고객사에 인도할 수 있는 HBM 물량도 그만큼 묶일 수 있다는 얘기다.

SK하이닉스가 청주에 조성하고 있는 첨단 패키징 팹 'P&T7'은 이 병목을 겨냥한 전용 생산기지다. SK하이닉스는 지난 4월 청주 테크노폴리스 7만 평 부지에서 P&T7 착공식을 열었으며, 총 19조원을 투입해 2028년 완공할 계획이다. 인접한 M15X에서 HBM용 D램 웨이퍼를 생산하고 P&T7에서 적층·패키징·검사를 수행하는 배치는 전공정과 후공정 사이의 물류 동선을 압축하고 생산계획의 동기화를 높이는 구조다.

전공정 투자도 같은 시간표에 배치됐다. SK하이닉스는 M15X에 20조원을 투입해 HBM을 포함한 차세대 D램 생산능력을 확충하고 있으며, 2027년 말까지 네덜란드 반도체 장비 업체 ASML의 EUV 노광장비를 도입하는 계약에 11조9,500억원을 배정했다. 웨이퍼 생산능력과 패키징 처리량을 병행 확충하는 투자 구도는 두 공정의 동시 증설이 HBM 공급량을 결정하는 제조 특성을 반영한 것으로 평가된다.

삼성전자도 메모리와 패키징 생산체계를 함께 가동하고 있다. 삼성전자는 지난 2월 HBM4(6세대) 상업 출하를 시작했고 6월에는 HBM4E(7세대) 샘플 출하에 착수했다. 삼성 파운드리(반도체 위탁생산)의 2.5차원 패키징 플랫폼인 Cube-S는 실리콘 인터포저 위에 로직 칩과 HBM을 배치하면서 대면적 패키지의 휨을 제어하도록 설계됐다. 삼성전자가 올해 HBM 매출의 세 배 이상 증가를 예상하며 생산능력을 확충하는 만큼, 메모리 적층과 로직 통합을 담당하는 후공정의 처리량도 같은 증산 계획에 편입했다.

세분화된 패키징 승부처, 中은 인프라·패키징 동시 확장

메모리 업체의 증산 계획이 후공정까지 확대된 가운데, 패키징 시장 내부에서도 세부 공정별 투자 경쟁이 격화하고 있다. 로직 칩과 HBM을 결합하는 2.5차원 패키징, 다이를 수직 적층하는 3차원 패키징과 하이브리드 본딩, 실리콘 인터포저와 재배선층(RDL), 유기 패키지 기판, 열관리 소재와 검사 장비가 각각 독립된 시장을 형성하는 양상이다. 프랑스 시장조사업체 욜그룹은 글로벌 첨단 패키징 시장이 2024년 460억 달러(약 68조4,900억원)에서 2030년 794억 달러(약 118조2,300억원) 이상으로 성장하고, 이 기간 연평균 성장률이 9.5%에 이를 것으로 전망했다. AI 가속기와 GPU, 칩렛 수요가 집중된 통신·인프라 부문의 연평균 성장률은 14.9%로 제시됐다.

패키지 면적과 배선층이 증가하면서 기판과 소재의 중요성도 커지고 있다. 일본 이비덴은 AI 서버용 IC 기판 크기가 2025년 80㎜×80㎜에서 2030년 이후 130㎜×130㎜ 이상으로 확대될 것으로 예상했다. 고성능 패키지 기판의 층간 절연재로 쓰이는 빌드업 필름(ABF)은 일본 아지노모토가 자사 세계시장 점유율을 95% 이상으로 제시하고 있다. SK하이닉스도 12단 HBM4E에 어드밴스드 MR-MUF 공정을 적용해 열저항을 기존 제품에서 17% 개선했다. 기판 절연재와 봉지재, 언더필, 열전도성 접착재의 물성이 패키지의 휨과 균열, 발열을 억제하며 양산 수율과 장기 신뢰성을 좌우하는 구도다.

후공정 업체의 수주 확대는 대규모 설비투자로 이어지고 있다. 대만 ASE는 올해 선단 첨단 패키징 매출이 35억 달러(약 5조2,100억원)를 웃돌며 10% 성장할 것으로 예상했고, 미국 앰코는 애리조나 첨단 패키징·테스트 단지에 최대 70억 달러를 투입할 계획이다. 앰코의 첫 생산 시점은 2028년 초로 잡혀 있다. 패키징 공장은 장비 반입과 공정조건 확립, 신뢰성 시험, 고객 인증, 수율 안정화를 순차적으로 거쳐야 해 현재 발표된 투자계획이 실제 공급량으로 전환되기까지 상당한 시차가 발생한다.

중국은 첨단 패키징 생산능력과 AI 컴퓨팅 인프라를 동시에 확충하고 있다. 중국 최대 OSAT인 JCET는 상하이 린강에 첨단 패키징·테스트 공장을 건설하기 위해 78억 위안(약 1조7,100억원)을 투자하며, 퉁푸마이크로일렉트로닉스도 42억2,000만 위안(약 9,286억원)을 조달해 메모리와 웨이퍼레벨 패키징, 고성능 컴퓨팅용 후공정 생산능력을 확대한다.

이러한 패키징 투자는 자국산 AI 칩을 흡수할 컴퓨팅 인프라 구축과 맞물려 있다. 중국 정부 기관들은 향후 5년간 2조 위안(약 440조원)을 투입해 전국 데이터센터를 연결하고, AI 칩을 포함한 기술의 최소 80%를 현지 공급사에서 조달하는 방안을 논의하고 있다. 화웨이도 8,192개의 어센드 NPU를 연결하는 아틀라스 950 슈퍼포드를 공개한 상태다. 중국은 이를 통해 AI 모델 개발부터 서비스 운영까지 아우르는 독자적 AI 생태계를 구축하겠다는 구상이다. AI 칩과 첨단 패키징, 컴퓨팅 인프라를 연계해 반도체와 소프트웨어, 응용 산업이 함께 성장하는 구조를 만들겠다는 전략으로 풀이된다.