TSMC 2나노 가격 인상으로 ‘독점 이익’ 극대화, 삼성·인텔은 추격에 “시간 필요”

독점적 지위가 가격 결정력으로 직결
수율 안정→수주 확보 ‘압도적’ TSMC
산업 수익성 잠식한 독점 구도 지속 전망

세계 최대 파운드리(반도체 수탁생산) 업체 TSMC가 차세대 공정 단가를 대폭 인상하며 시장 지배력을 강화하고 나섰다. 수율 안정성과 기술 격차를 바탕으로 한 TSMC의 고가 정책이 유지되면서 퀄컴과 미디어텍 등 주요 고객사들의 부담은 커지고, 경쟁사인 삼성전자와 인텔은 고객 검증에 발목이 잡힌 채 기회를 엿보는 분위기다. 파운드리 단가 상승이 전방 산업인 완제품 가격 인상으로 이어지며 산업 전반의 수익성을 약화시키는 악순환을 불러온 가운데, TSMC는 이미 1.4㎚(나노미터·10억분의 1m) 공장 착공을 앞당기며 초격차 체제를 공고히 하는 모습이다. 이에 글로벌 반도체 산업의 독점 구조가 더욱 심화할 것이란 우려 섞인 관측이 나온다. 

가격 인상 현실화에 주요 고객사들 난색

16일 IT업계에 따르면 TSMC는 차세대 반도체 공정인 2나노 웨이퍼 가격을 이전 세대 대비 약 50% 높일 예정이다. 이 같은 조치는 지난 9월부터 예고된 만큼 업계에 큰 충격은 아니지만, 인상 폭의 급격함이 시장 전반에 긴장감을 불러일으키는 모양새다. TSMC 반도체 단가는 가격은 기존 3나노 공정에서 이미 웨이퍼 1장당 2만 달러(약 2,800만원)를 넘어섰으나, 2나노로 넘어가며 3만 달러(약 4,200만원) 수준까지 치솟을 전망이다. 이는 2018년 7나노 시절 1만 달러에서 불과 7년 만에 세 배가량 오른 수치로, 반도체 산업 내 비용 구조 전반을 뒤흔드는 변화로 평가된다.

업계는 TSMC의 고가 정책이 ‘독점적 기술력’에 기반을 둔 것으로 보고 있다. 극자외선(EUV) 노광 장비 등 첨단 설비 한 대당 수백억원을 호가하는 상황에서 연구개발(R&D)과 신공장 건설에 들어가는 연간 투자액은 수십조원대에 달한다. 이러한 투입 비용을 제품 단가에 전가하는 것이 TSMC의 전략이지만, 그 배경에는 다른 경쟁사가 감당하지 못할 수준의 기술 리더십이 깔려 있다는 분석이다. 현재 3나노 이하 미세공정 생산이 가능한 곳은 삼성전자와 TSMC, 인텔뿐인데, 이 가운데 수율과 안정성 면에서 TSMC가 압도적이라는 점이 가격 결정력을 뒷받침한다.

가격 인상으로 가장 먼저 타격을 받는 곳은 TSMC의 주요 고객사들이다. 퀄컴과 미디어텍은 각각 자사 칩 생산 비용이 16%, 24% 상승할 것으로 예상되며, 이는 다시 최종 소비자가격 인상 압박으로 이어진다. 시장에서는 중앙처리장치(CPU)와 그래픽처리장치(GPU) 가격이 현재보다 약 30% 상승해 기존 300달러대 제품이 400달러 안팎으로 오를 수 있다는 관측이 나온다. 특히 퀄컴은 TSMC 의존도가 높아 파운드리 계약 재조정에 나설 가능성이 농후한 상태다. 

주목할 만한 점은 TSMC가 미국 애리조나 공장의 인력난 및 장비 최적화 문제로 가동 지연을 겪고 있음에도 본토 수준의 수율을 확보하기 위해 생산단가를 높이는 방식을 택했다는 점이다. 이는 손실 최소화라기보다 ‘가격 프리미엄’을 통해 기술 리더십을 방어하려는 의도로 읽힌다. 이러한 행보는 글로벌 반도체 산업의 경쟁 구도를 기술 중심에서 수익성 중심으로 전환시키는 촉매가 되고 있다. 업계에서 “첨단 공정 세대가 바뀔 때마다 프리미엄이 붙는 구조가 고착했다”며 “이제는 기술보다 가격이 시장의 권력으로 작용한다”는 평가가 나오는 배경이다. 

삼성·인텔은 수율 부진에 기회 앞 ‘발 동동’

일각에선 TSMC의 2나노 가격 인상이 삼성전자와 인텔 등 추격자에겐 호재가 될 것이란 평가가 나온다. 첨단 공정 단가가 급격히 오르는 만큼 가격 경쟁력에서 앞서는 업체들이 수주 기회를 얻을 수 있다는 분석이다. 실제로 삼성전자는 TSMC의 고가 정책에 반해 가격 인하 전략으로 대응하고 있다. 삼성전자가 최근 주요 고객사에 제시한 2나노 웨이퍼 가격은 장당 2만 달러로, 3만 달러 수준으로 예상되는 TSMC 단가보다 30% 이상 낮다. 연초 30%대에 머물던 수율도 40~50%까지 상승했고, 성능은 기존 3나노 대비 12%, 전력 효율은 약 25% 개선된 것으로 평가된다. 가격 인상기에 비용 부담이 커진 고객사 입장에서는 삼성의 가격 정책이 현실적 대안으로 부상할 가능성이 크다.

인텔도 18A(2나노급) 공정 양산 개시로 존재감을 드러냈다. 인텔은 미국 애리조나 팹52에서 클라이언트용 ‘팬서레이크’ 생산을 시작해 내년 1월부터 본격 공급에 들어가며, 서버용 ‘제온6+ 클리어워터 포레스트’도 함께 공개했다. 미국 내 첨단 제조 거점에서 생산되는 이들 제품은 인텔이 1,000억 달러(약 140조원) 규모의 확장 투자를 통해 설계·제조·패키징을 통합한 공급망 복원을 추진하는 전략의 일환으로 평가된다. 여기에 미국 정부의 지분 투자와 소프트뱅크, 엔비디아 등 글로벌 IT 기업들의 후방 지원이 더해지면서 정책적 후광까지 확보했다. 이런 요소가 맞물리면서 인텔은 북미 생산을 선호하는 주요 고객사들과의 전략적 연계를 추진하는 양상이다. 

그러나 현실은 녹록지 않다. 현재 업계가 추정하는 TSMC의 2나노 수율은 60~70% 수준으로, 향후 양산이 본격화하면 90%까지 오를 것이란 전망이 지배적이다. 여기에 당장 올해 말부터 월 10만 장 출하 체제가 가동되고, 내년 물량은 이미 사전 예약이 마감됐다. 이는 높은 가격에도 TSMC가 안정적 수율로 시장 신뢰를 유지한다는 것을 의미한다. 고객사 입장에서는 신규 라인 검증과 재설계, 패키징 호환성 등 전환 비용이 적지 않은 만큼 TSMC의 독점 구조를 벗어나기 어렵다는 게 업계 전반의 시각이다. 

결국 삼성과 인텔의 최대 과제는 수율 검증으로 좁혀진다. 통상 파운드리 수주는 커스터머 샘플(CS) 제공 후 품질 검증(Qual Test), 피드백 반영, 재샘플(ES), 내부 인증 단계를 거쳐 최종 계약으로 이어진다. 이 과정에 평균 6~9개월이 소요되며, 불합격 시 수억원대의 재작업 비용이 발생한다. 삼성전자는 2나노 게이트올어라운드(GAA) 공정 기반의 모바일 애플리케이션 프로세서(AP) 샘플을 제공하며 퀄컴 등과 검증을 진행 중이나, 양산 단계의 수율 변동성과 패키징 호환성 평가란 진입장벽에 직면한 상태다. 기회는 존재하지만, 실제 점유율 확대로 이어지기까지는 여전히 긴 검증의 시간이 필요한 셈이다. 

벤더·패키징·소재 산업 수익성도 압박

TSMC의 가격 인상 여파는 비단 파운드리 업계 내부에만 그치지 않는다. 기술 격차와 수율 우위로 형성된 독점 구조가 고스란히 시장 질서를 재편하며 반도체 생태계 전체의 수익 구조를 흔드는 것이다. 가격 인상으로 인한 부담은 완제품 제조사와 소비자에게 전가되고, 그 영향은 CPU·GPU를 비롯한 시스템 반도체 전반으로 확산된다. 고정비 비중이 높은 첨단 반도체 산업 특성상 단가 상승이 곧바로 벤더(하위 제조·공급 협력사)의 영업이익률 하락으로 이어지는 구조다.

이 같은 상황은 TSMC의 독점적 위상이 만들어낸 결과기도 하다. 미세공정 시장에서 형성된 격차는 단순한 기술 경쟁을 넘어 공급망 신뢰도의 문제로 연결된다. TSMC는 장기간 축적된 설계 지원 인프라와 협력 벤더 네트워크, 장비사와의 조달 우선권을 기반으로 공정 전환 리스크를 최소화해 왔다. 반면 경쟁사들은 여전히 수율 변동, 장비 확보 지연, 패키징 호환성 등 여러 변수에 노출된 상태다. 이 때문에 TSMC의 우위 구도에는 개별 기술력의 문제를 넘어 생산·조달·패키징·인력까지 연결된 ‘복합적 운영 효율성’에서 비롯된 결과라는 평가가 따른다. 

이런 가운데 글로벌 반도체 시장의 자본 흐름과 투자 방향까지 TSMC 중심으로 재편되는 추세다. 인텔이 미국 정부의 자금 지원과 엔비디아·소프트뱅크 등 대형 IT 기업의 투자를 등에 업고 반격에 나섰지만, 실제 공급망 영향력은 여전히 TSMC가 쥐고 있다. 게다가 최근에는 미국이 전략산업 보호를 명분으로 자국 내 생산 인센티브를 강화하면서도 정작 생산능력 확보를 위해 TSMC 애리조나 공장에 의존하는 역설적 구도가 형성됐다. 이에 따라 파운드리 시장의 가격 결정권과 수익성 배분이 특정 기업에 집중되는 현상 또한 더웃 뚜렷해졌다. 

TSMC는 차세대 1.4나노(A14) 공장 건설 일정을 앞당기며 이러한 격차를 한층 확대한다는 구상이다. 구체적으로는 대만 타이중 신설 공장에 EUV 노광 장비 30대 이상을 투입해 2028년 하반기 양산을 목표로 제시했고, 신주와 가오슝 공장에도 동일 공정을 도입할 계획이다. A14 공정은 2나노 대비 성능과 전력 효율이 크게 개선되지만, 원가와 수율 관리 난도가 훨씬 높다. 그럼에도 TSMC는 조기 착공과 인력 선제 채용을 통해 안정화 기간을 앞당긴다는 계획이다. 이는 기술력과 공급망에 이어 자본과 정책 환경까지 독점적으로 장악하려는 전략으로 풀이된다.