AI發 '과잉 수요'에 첨단 공정 투자 확대한 TSMC, 삼성전자·인텔도 경쟁력 확보 총력

TSMC CEO "시장 수요, 우리가 감당할 수 있는 수준 넘어서"
수요 충족 위해 최선단 2나노 공장 7곳에서 10곳으로 확대 예정
삼성전자·인텔, 2나노 경쟁력 끌어올리며 TSMC에 '도전장'

글로벌 1위 파운드리 업체 대만 TSMC가 칩 생산 부족 사실을 인정했다. 인공지능(AI) 시장이 급성장하며 고성능 칩 수요가 폭증한 가운데, 안정적으로 고성능 칩을 생산하는 TSMC에 고객사들의 주문이 몰리며 '병목 현상'이 발생한 것이다. TSMC는 시장 수요를 따라잡기 위해 공격적인 설비 투자에 나섰으며, 경쟁사인 삼성전자와 인텔 역시 최선단 공정 경쟁력을 끌어올리며 수요 흡수에 총력을 기울이고 있다.

TSMC發 반도체 병목 현상

26일 반도체업계에 따르면 최근 TSMC의 웨이저자 최고경영자(CEO)는 미국 반도체산업협회(SIA) 시상식에서 "현재 (반도체) 수요는 우리가 감당할 수 있는 생산 능력을 3배나 초과하고 있다"고 발언했다. 웨이 CEO의 발언을 종합하면, 현재 TSMC를 향한 주문 쇄도는 '쓰나미' 수준이다. 엔비디아, AMD, 인텔 등 전통적인 프로세서 강자들은 물론, 브로드컴과 마벨 같은 주문형 반도체(ASIC) 기업들까지 예외 없이 TSMC에 주문을 쏟아내는 중이다. 하지만 TSMC는 생산 능력이 불충분하다며 사실상 백기를 든 상태다.

이 같은 수급 불균형의 근본적 원인으로는 TSMC의 첨단 공정 독주 체제가 꼽힌다. 현재 수요가 폭증한 AI 및 고성능 칩은 대다수가 TSMC의 미세 공정을 통해 양산되고 있다. 삼성전자와 인텔 파운드리가 대안을 제시하고 있지만, WCCF테크 등 외신 분석에 따르면 이번 AI 열풍(AI Hype)에서 실제 시장의 선택을 받아 양산으로 이어진 사례는 TSMC 공정에 국한된다.

TSMC의 최선단 2나노(N2) 공정에 대한 거대 고객사들의 신뢰 또한 굳건하다. 기술적 우위 여부를 떠나, 수율과 양산 능력이 검증된 TSMC 이외의 대안을 찾지 않는 빅테크 기업들의 보수적인 성향이 병목 현상을 유발한 것이다. 물량 배정 문제 역시 공급망의 양극화를 초래하는 요인으로 꼽힌다. TSMC 전체 생산량의 상당 부분은 이미 엔비디아, 애플 등 주류 기업과의 장기 계약으로 선점된 상태다. 후발 주자나 규모가 작은 팹리스(반도체 설계) 기업들은 TSMC의 반도체를 받기 위해 기약 없는 대기 시간을 견뎌야 한다. 사실상 AI 생태계 전반이 TSMC의 생산 스케줄에 목을 맬 수밖에 없는 상황인 셈이다.

TSMC의 설비 투자 확대 기조

TSMC는 시장 수요를 따라잡기 위해 2나노 공정 설비를 확대하겠다는 방침이다. 25일 대만 자유시보에 따르면, TSMC는 최근 국가과학기술위원회(NSTC) 등 정부 부처와의 회의에서 대만에 2나노 공장 3개를 추가로 건설할 계획이라고 밝혔다. 공장이 들어설 곳은 타이난시가 추진하는 남부과학단지가 될 것으로 예상되며, 총투자 금액은 9,000억 대만 달러(약 4조2,100억원)에 달할 것으로 추산된다. 자유시보는 “해당 부지가 40㏊(헥타르·1㏊는 1만㎡)에 달하며, 이르면 내년에 착공할 것으로 보인다”고 전했다.

시장에서는 TSMC의 공장 신설이 사실상 예견된 일이었다는 평이 나온다. 앞서 TSMC는 지난달 3분기 실적 발표 당시에도 AI 수요에 대응하기 위해 올해 자본 지출(설비투자) 규모를 400억∼420억 달러(약 58조9,000억∼61조8,000억원)로 계획 중이라고 밝힌 바 있다. 당시 황런자오 TSMC 최고재무책임자(CFO)는 올해 자본 지출의 약 70%는 첨단 공정 기술에, 10∼20%는 특수 공정 기술에, 10%는 첨단 패키징 테스트, 포토마스크 및 기타 프로젝트 등에 사용할 예정이라고 발언했다.

업계는 이 같은 흐름이 지속될 경우 TSMC의 2나노 월 생산량이 내년 말 8만~9만 장(웨이퍼 기준)까지 증가할 수 있다고 본다. 이는 현재 4만 장보다 2배가량 확대된 수준이다. 2027~2028년쯤이면 2나노 기술은 현재 3나노 수준으로 성장해 주류가 되고, 2028년부터 양산될 A16(1.6나노) 공정은 TSMC의 차세대 핵심 기술이 될 것으로 예상된다.

글로벌 시장 '2나노 격전' 본격화

경쟁사들은 2나노 공정 경쟁력을 끌어올리며 TSMC의 독주를 견제 중이다. 일례로 삼성전자는 게이트올어라운드(GAA) 공정에서 TSMC보다 세대적 우위를 점했다는 평가를 받는다. 양 사 모두 2나노 공정에서 GAA 아키텍처를 사용하지만, 삼성전자는 앞서 3나노 공정에서부터 세계 최초로 GAA를 도입했다. GAA는 기존 핀펫(FinFET) 설계 대비 전류 누출을 최소화하고 성능과 전력 효율을 크게 향상하는 기술로, 이 기술에 대한 경험치가 삼성전자의 핵심 경쟁력으로 꼽힌다.

가격 정책 또한 중요한 변수다. TSMC가 2나노 웨이퍼 가격을 10~20% 인상할 계획인 것으로 알려진 반면, 삼성전자는 유연한 가격 전략을 개발해 고객사들을 확보하고 있다. 테슬라는 차세대 'AI5' 차량용 칩 생산처를 TSMC와 삼성으로 다변화했으며, 수십억 달러 규모의 차세대 'AI6' 칩 계약을 전량 삼성전자에 맡기기도 했다. 다만 수율 경쟁력은 여전히 부족한 상황이다. 삼성전자는 최근 2나노 수율을 50~60% 범위까지 끌어올린 것으로 전해진다. 이는 과거 30% 수준에 머물렀던 것에 비하면 상당한 진전이지만, 이미 80%의 수율을 달성한 TSMC와의 격차를 좁히기에는 아직 부족한 수치다.

파운드리 시장에 후발주자로 뛰어든 인텔은 최근 구조조정 등으로 어려움을 겪고 있지만, 미국 정부 및 산업계의 공격적인 지원을 발판 삼아 재건을 노리는 중이다. AI 칩 시장을 주도하는 엔비디아는 인텔에 50억 달러(약 7조원)를 투자했고, 미국 정부는 인텔의 10% 지분을 확보하며 사실상 국영화에 가까운 조치를 취했다. 도널드 트럼프 행정부의 '자국 기업 밀어주기' 기조가 인텔의 성장 기반을 다져준 셈이다.

인텔 파운드리의 기술력은 점진적으로 발전하는 추세다. 인텔은 지난 18일 RBC 캐피털 마켓 글로벌 TMT 콘퍼런스에서 18A 공정 수율이 매달 7%씩 증가하고 있다고 밝혔다. 수율 향상은 최근 7~8개월 동안 이뤄졌으며, 지금 같은 흐름이 이어진다면 비용 증가 없이 18A 기반 팬서레이크의 대량 양산이 가능하다는 전언이다. 18A는 TSMC와 삼성전자의 2나노급 공정에 대응하기 위한 인텔의 1.8나노급 최신 공정이다.