4나노 수율 60~70% 안착한 삼성, 파운드리 승부처는 2나노

삼성전자, 4나노 수율 최대 70%, 美 Tsavorite AI 칩 수주
4·8나노 성숙 공정이 단기 수익성 버팀목, 3나노 대형 고객 레퍼런스는 여전히 공백
TSMC 고수율과 중국 SMIC 추격 사이, 2나노 경쟁력이 향후 점유율 가를 관건

삼성전자가 파운드리(반도체 위탁생산) 4나노(nm·10억분의 1m) 전공정 수율을 60~70% 구간까지 끌어올린 것으로 알려졌다. 수치 자체가 압도적인 수준은 아니지만, 수년간 이어진 수율 논란을 벗어나 안정화 단계에 진입했다는 점에서 의미가 있다. 이를 두고 외신은 삼성전자가 4~7나노급 중위권(2군) 시장에서 버틸 기초 체력을 회복한 것으로 평가했지만, 글로벌 경쟁의 무게추가 이미 3나노와 2나노 초미세 공정으로 이동한 만큼, 이번 성과가 2나노에서 재현되지 못하면 삼성 파운드리는 중위권 체제에 머물 가능성이 크다는 분석도 나온다.

4나노 수율 70%, 이번엔 '실수율'이다

10일 반도체업계에 따르면 최근 삼성전자는 미국 AI 반도체 스타트업 차보라이트 스케일러블 인텔리전스(Tsavorite Scalable Intelligence·이하 차보라이트)로부터 4나노 공정 기반의 AI 칩 물량을 수주했다. 해당 계약은 선주문 물량 기준 1억 달러(약 1,470억원) 규모에 달하는 것으로 추산된다. 이외에도 아나플래시(28나노), 한국 스타트업 딥엑스(2나노) 등의 생산 계약을 잇따라 따내며 수주 모멘텀을 확보하는 모습이다. 한 반도체업계 관계자는 “TSMC는 엔비디아, 애플 등 빅테크 물량을 대다수 소화하느라 신규 물량을 받기 어렵고, 웨이퍼 가격도 인상하고 있다”며 “이러한 상황이 삼성에 새로운 틈새시장을 열어주고 있다”고 분석했다.

그동안 삼성전자는 파운드리 포럼 등을 통해 4나노 수율 개선을 꾸준히 강조해 왔지만, 시장의 반응은 미온적이었다. 실제로 지난 5월 AMD는 첨단 공정 수율 저하에 대한 우려로 삼성전자에 맡길 예정이던 4나노 공정 물량을 철회하고 TSMC의 미국 애리조나 공장으로 선회했다. 이는 회사가 발표한 수치와 실제 고객사가 체감하는 양산 수율 사이에 괴리가 있었음을 시사하는 대목이다.

하지만 이번에 거론되는 60~70% 수율은 성격이 다르다. 단순한 내부 목표치가 아니라 실제 고객 물량을 소화하면서 검증된 수치라는 점에서다. 4나노 공정으로 차보라이트의 옴니프로세싱유닛(OPU) 같은 고난도 AI 칩 수주에 성공한 것은, 공정 안정성이 외부 레퍼런스를 통해 일정 부분 확인됐다는 긍정적 신호로 해석된다.

구형 노드 4나노, 2군 시장과 중국 추격 리스크

다만 업계는 4나노 수율 안정화를 삼성 파운드리의 기초 체력 회복 지표로 평가하면서도, 판도를 뒤흔들 결정적 변수로 보기는 어렵다고 진단한다. 현재 팹리스(반도체 설계)업계의 주력 공정은 3나노로 넘어간 데다, 차세대 제품은 2나노를 겨냥하고 있기 때문이다. 기술 트렌드 관점에서 4나노는 이미 성숙 공정 단계에 들어섰고, 차세대 규격이 논의되는 와중에 뒤늦게 이전 세대를 따라잡는 국면에 가깝다.

삼성이 얻은 현실적인 효과는 중위권 시장에서 안정적인 물량을 확보할 여력을 되찾았다는 점이다. 저가·중가 물량 수주를 통해 생산라인 가동률을 높이고 수익성을 방어할 기반을 마련한 셈이다. 시장에서는 삼성 파운드리의 단기 실적 개선이 2나노보다는 4나노·8나노 등 성숙 공정의 수율 안정화에 달려 있다고 본다. 이들 공정이 실질적인 캐시카우(Cash Cow) 역할을 수행해야 2나노 투자를 지속할 체력이 확보된다는 논리다.

그러나 이 구간 역시 안전지대는 아니다. 반도체 분석기관 테크인사이트(TechInsights) 등 해외 분석에 따르면 중국 SMIC는 이미 7나노급 공정(N+2)을 적용한 애플리케이션 프로세서(AP)를 화웨이 스마트폰(Kirin 9000S)에 공급하며 멀티패터닝 기반의 7나노 구현에 성공한 것으로 평가된다. 단, EUV(극자외선) 대신 DUV(심자외선) 장비를 여러 번 노광하는 방식이라 수율과 원가 측면 부담이 크고, SMIC의 7나노 수율이 아직 낮은 수준에 머물러 수익성 확보에 어려움이 있을 것으로 추정된다.

이에 대해 일본 증권사 마즈호의 비제이 라케시 연구원은 “화웨이의 주요 파운드리인 SMIC의 7나노 공정 수율은 여전히 매우 낮은 30% 수준으로 추산된다”고 분석했다. 그럼에도 SMIC가 7나노 이하 영역으로 본격 진입할 경우, 중위권 시장에서는 가격 경쟁이 불가피하다. 결국 4나노 안정화는 판을 근본적으로 뒤집기보다는 중국이 이 시장에 깊숙이 들어오기 전까지 시간을 벌어주는 성격이 강하다는 시각도 적지 않다.

3나노의 교훈과 TSMC라는 높은 벽

결국 삼성의 진정한 승부처는 2나노다. 하지만 2022년 세계 최초로 도입한 3나노 GAA(Gate-All-Around) 공정에서 대형 고객 확보에 고전한 경험은 2나노 경쟁력에 대한 시장의 의구심으로 이어지고 있다. 삼성전자는 2022년 3나노 GAA 양산 발표 당시 5나노 대비 전력 45% 감소, 성능 23% 향상, 면적 16% 축소가 가능하다고 제시하며 기술 우위를 강조했다. 그러나 현재까지 삼성 3나노 GAA 공정은 애플·퀄컴·엔비디아급 대형 외부 팹리스 레퍼런스가 공개되지 않았다. 반면 TSMC는 N3 계열 공정에 이들 주요 고객사를 초기 고객군으로 묶어두며 수주 우위를 공고히 하고 있다.

미국 텍사스 테일러 공장의 가동 시점과 수율 안정화도 중요한 변수다. 삼성전자는 테일러 공장을 차세대 2나노·AI 칩 생산 거점으로 활용하겠다는 계획을 밝힌 상태다. 로이터통신 등에 따르면 삼성은 370억 달러(약 54조2,000억원) 규모를 투입해 테일러에 2나노 파운드리 팹과 첨단 패키징 라인을 구축하고 있으며, 초기에는 4나노·3나노급 공정으로 라인을 채운 뒤 2나노로 점진 전환하는 전략을 취할 것으로 관측된다. 이는 미국 내 빅테크 고객사 수요와 연계해 생산·패키징까지 통합 대응하기 위한 포석으로 해석된다.

반면 경쟁사인 TSMC는 가격 인상에도 고객이 몰리는 구조다. 대만 디지타임스(DigiTimes) 등 현지 매체에 의하면, TSMC는 2나노 웨이퍼 가격을 3나노 대비 50% 이상 인상해 장당 3만 달러(약 4,400만원) 안팎 수준으로 제시하고, 향후 3~4년간 첨단 공정 단가를 단계적으로 올리겠다는 방침을 고객사에 전달한 것으로 전해진다. 그럼에도 애플, 엔비디아, AMD 등 핵심 고객사들의 주문은 줄지 않고 있다.

TSMC는 최근 기술 설명회 자료에서 2나노 공정이 N3 계열 대비 최대 15% 성능 향상과 최대 30% 전력 절감을 제공한다고 밝혔다. 이를 두고 시장에서는 2나노 파일럿 라인 수율이 절반을 넘어서는 수준으로 개선된 것으로 보고 있다. 여기에 TSMC의 주력 5나노·4나노 공정은 높은 수율을 유지하는 것으로 알려져 첨단·성숙 공정 모두에서 안정적인 수익 구조를 확보했다는 평가가 나온다.

AI 신흥 세그먼트 공략, 2나노가 핵심 시험대

다만 차보라이트 수주는 변화하는 시장 환경에서 삼성이 새로운 기회를 포착했음을 보여준다. 차보라이트는 자사 OPU에 대해 연산(CPU/GPU)과 메모리, 인터커넥트를 단일 칩에 통합한 ‘컴포저블(Composable) 아키텍처’로, 기존 GPU 대비 데이터 이동 병목을 줄이고 AI 추론 효율을 높였다고 설명한다. 해당 OPU는 삼성의 4나노 SF4X 공정을 활용해 생산될 예정으로 알려져, 삼성 입장에서는 AI 가속기 신흥 세그먼트에서 확보한 초기 레퍼런스라는 의미를 가진다.

핵심은 삼성전자가 4나노에서 확인된 양산 능력과 3나노 GAA의 시행착오를 바탕으로 2나노 초미세 공정에서 TSMC와 대등한 PPA를 구현할 수 있느냐다. 업계에서는 2나노가 2025년 양산 목표를 유지하고 있지만, 본격적인 실적 기여는 그보다 늦어질 것으로 보고 있다. 초기 수주전에서도 뚜렷한 외부 고객 확보 소식은 아직 없다. 이 질문에 대한 해답이 ‘아니오’라면, 삼성전자는 중위권 시장에서 수익성을 지키는 전략에 머물 가능성이 크다는 게 전문가 공통 견해다.